Как и EDA, IP и SoC-компании, в этом году ЦАП отличался количеством отраслевых органов, которые продвигали свой особый бренд технологий и устанавливали стандарты, которым должна следовать индустрия.

Accellera , дизайн, моделирование и верификация системного уровня, связанный с продвижением системы, был связан с несколькими ведущими компаниями отрасли с объявлениями вокруг стандартов EDA и IP.

Миссия Accellera заключается в предоставлении языка платформы для улучшения проектирования и проверки и производительности электронных продуктов, сказал Лу Дай, старший директор по технологиям в Qualcomm и Accellera chair при объявлении портативного стандарта испытаний и стимулов (PSS) 1.0, который был одобрен организацией.

Спецификация - доступная для бесплатной загрузки - позволяет пользователю указывать намерения и поведение проверки один раз и использовать их в нескольких реализациях и платформах.

Новый стандарт можно скачать бесплатно.

Единое представление сценариев стимулов и тестов для тестов SoC и показателей охвата для проверки аппаратного и программного обеспечения может использоваться многими пользователями на разных уровнях интеграции и в разных конфигурациях для создания имитаций, эмуляции, прототипирования FPGA и пост-кремниевых реализаций.

Дай считает, что стандарт будет иметь «глубокое влияние» на отрасль, поскольку он сдвигает фокус с проверки на уровне системы и повышает производительность дизайнеров, имея возможность использовать одну тестовую спецификацию, которая переносима на нескольких платформах для проектирования и проверки.

Стандарт определяет язык, специфичный для домена, и сопроводительные семантически эквивалентные декларации классов C ++ и создает единое представление сценариев стимула и тестирования на основе объектно-ориентированных языков программирования, языков проверки аппаратных средств и языков поведенческого моделирования. Результат может быть использован всей командой дизайнеров, от контрольных, тестовых и дизайнерских дисциплин и в разных конфигурациях и выбирать лучшие инструменты от разных поставщиков для проверки требований. Стандарт использует собственные конструкты для потока данных, параллелизма и синхронизации, требований к ресурсам и состояний и переходов.

В ЦАП, каденция объявил, что Perspect System Verifier инструмент для проектирования поддерживает стандарт Portable Test and Stimulus. Часть контрольник набор инструментов, он автоматизирует автомобильные, мобильные и серверные блокировки покрытия SoC, а также заявляет о повышении производительности теста на уровне системы в 10 раз.

Perspect System Verifier предоставляет абстрактный подход на основе модели для определения случаев использования SoC из модели PSS и использует диаграммы активности унифицированного моделирования (UML) для визуализации сгенерированных тестов.

Тесты Perspect System Verifier оптимизированы для каждого инструмента в Verification Suite, включая Cadence Xcelium Parallel Logic Simulation, платформу эмуляции Palladium Z1 Enterprise и прототипическую платформу Protium S1 FPGA. Инструмент также интегрируется с платформой vManager Metric-Driven Signoff компании для поддержки нового покрытия прецедентов в PSS. Он генерирует тесты, которые могут использовать IP-адрес проверки (VIP), чтобы содержимое проверки можно было повторно использовать с помощью методологии PSS для ускорения проверки SoC.

Другая компания, поддерживающая PSS, Наставник, Компания, ее предстоящий выпуск инструмента Questa inFact будет поддерживать стандарт. (Компания пожертвовала свою технологию Questa inFact для организации в 2014 году, и она является основой стандарта, заявляет компания).

Он считает, что PSS увеличит принятие портативные стимулы для более широкого использования, а также помогают инженерам IC эффективно сотрудничать в разработке продуктов для новых и развивающихся рынков, таких как искусственный интеллект (AI), беспроводная связь 5G и автономное вождение.

Questa inFact использует методы машинного обучения и интеллектуального анализа данных для повышения производительности в 40 раз, говорит Mentor, и на нескольких этапах разработки ИС. Дизайнеры могут завершить анализ производительности и мощности на уровне IC, инженеры по проверке могут добиться более высокого уровня охвата за меньшее время, в то время как инженеры по проверке могут полностью интегрировать аппаратное и программное обеспечение, а инженеры-испытатели могут анализировать и оптимизировать свои среды тестирования регрессии, объяснил Марк Олен, менеджер по маркетингу продуктов, подразделение Meteror IC Verification Solutions.

Компания улучшила инструмент, чтобы соответствовать PSS по мере его развития, и добавила прикладную классификацию машин в свою основанную на графе технологию Questa inFact, чтобы обеспечить еще более точное определение таргетинга на сценарии. Это ускоряет достижение целей покрытия покрытия на уровне блоков IP и повышает полезность тестирования голого металла на уровне ИС. Инструмент учится на каждом последующем сценарии во время моделирования или эмуляции.

Применение технологии интеллектуального анализа данных расширяет применение переносных стимулов вне проверки. Он позволяет инструменту собирать и коррелировать активность на уровне транзакций, чтобы характеризовать параметры производительности IC-дизайна, такие как эффективность маршрутизации и пропускная способность, задержка на системном уровне, согласованность кэша, эффективность арбитража, выполнение вне порядка и производительность кода операции. Он также может анализировать и оптимизировать среду тестирования регрессии, чтобы избежать необходимости в цикле моделирования и эмуляции.

Инструмент может использоваться для создания сценариев тестирования UVM SystemVerilog для функционального покрытия на уровне блока IP с помощью симулятора Questa, а затем повторного использования тестовых сценариев для генерации тестов C / C ++ для генерации трафика при проверке уровня IC с эмулятором Veloce компании , Он также может использоваться для генерации кода сборки на системном уровне для проверки инструкций и сценариев C / C ++ для архитектурных исследований с помощью виртуальной прототипической системы Vista. При использовании с инструментами для инструментального синтезатора High-Level Synthesis от Mentor он может генерировать сценарии C / C ++ до этого, а RTL-тесты после, поведенческий синтез.