Инструменты основаны на технологиях ATopTech, которые были предметом судебного процесса, поданного Synopsys. После этого инструменты были перестроены, команда, которая была такой же, как команда Synopsys, была изменена, объяснила Лили Ченг, менеджер по разработке приложений, Avatar.

Кэролайн Хейс в ЦАП

У Aprisa есть размещение, синхронизация дерева часов, маршрутизация, оптимизация и встроенные аналитические механизмы для проектирования IC. Он поддерживает стандартные входы и выходы данных, включая Verilog, SDc, LEF / DEF, Liberty и GDSII. Запатентованные технологии были разработаны специально для решения проблем проектирования на 28 нм и ниже с помощью инструментов для их размещения и маршрута, сертифицированных на основе полупроводниковых литейных цехов для конструкций с технологическими узлами 28 нм, 20 нм, 16 нм, 14 нм, 10 нм и 7 нм.

Инструмент размещения динамически и автоматически выбирает доминирующие сценарии для оптимизации, чтобы эффективно включать все сценарии выключения во время физической реализации, чтобы уменьшить количество итераций дизайна.

Он также поддерживает все правила EM для передовых технологических узлов с интегрированной проверкой и фиксацией EM во время маршрутизации.
Механизмы внутреннего анализа коррелируют с одобренными литейным механизмом выгрузки для предсказуемого закрытия конструкции, пояснил Чэн.

Еще одна особенность - это приблизительный анализ времени выключения. Встроенный таймер коррелирует с инструментами синхронизации выходов и поддерживает различные методы изменения на кристалле, включая AOCV, SBOCV, SOCV и LVF. Он также поддерживает анализ и оптимизацию на основе графиков и траекторий, а также улучшенную целостность сигнала и анализ шума. Все функции синхронизации включены во время оптимизации, что, как утверждается, увеличивает скорость конвергенции.

Color-Aware DPT-маршрутизация - это запатентованная технология маршрутизации компании, которая использует методы «по принципу построения», чтобы избежать нарушений технологии двойного шаблонирования при выводе DRC.

Оба UPF и CPF поддерживаются для оптимизации с низким энергопотреблением, с оптимизацией утечки и динамической мощностью.

Apogee делится механизмом анализа и базы данных Aprisa для корреляции между синхронизацией bock и верхнего уровня. Он обеспечивает бесшовную интегрированную среду проектирования для сложных чипов с низким энергопотреблением и размером матрицы. Многопоточная и распределенная система предназначена для высокой вычислительной пропускной способности.